AMD pokazało EPYC Venice z 256 rdzeniami Zen 6
AMD ujawniło szczegóły dotyczące serwerowych procesorów EPYC Venice, które mają wyznaczyć kolejny etap rozwoju platform dla centrów danych i systemów AI. Flagowy układ z architekturą Zen 6 został pokazany w materiałach promocyjnych podczas wydarzenia Advancing AI 2026 i ma oferować konfigurację z 256 rdzeniami.
EPYC Venice na materiałach AMD
Procesor został zauważony na banerach przygotowanych na wydarzenie Advancing AI 2026 w Moscone Center West w San Francisco. Według informacji źródłowych fotografia przedstawia topowy model z rodziny AMD EPYC Venice, czyli szóstej generacji serwerowych procesorów EPYC.
Nowa linia ma bazować na architekturze Zen 6. AMD potwierdziło, że układy EPYC Venice są przygotowywane z myślą o zastosowaniach HPC oraz infrastrukturze AI, w tym platformach Helios AI rack.
Do 256 rdzeni i 512 wątków
AMD zapowiadało już wcześniej, że procesory EPYC Venice zaoferują do 256 rdzeni i 512 wątków. W opisywanej konfiguracji układ ma składać się z ośmiu dużych chipletów obliczeniowych oraz dwóch większych układów I/O.
Każdy z ośmiu chipletów CCD ma zawierać 32 rdzenie, podzielone na dwa kompleksy po 16 rdzeni. Centralne układy I/O mają obsługiwać m.in. kontrolery związane z PCIe 6.0, UCIe oraz pamięcią DDR5.
Najważniejsze informacje o EPYC Venice
- Architektura: AMD Zen 6.
- Maksymalna liczba rdzeni: 256.
- Maksymalna liczba wątków: 512.
- Budowa: osiem chipletów obliczeniowych i dwa układy I/O.
- Proces technologiczny: 2 nm TSMC.
- Obsługiwane technologie wskazane w źródle: PCIe 6.0, UCIe i DDR5.
Pierwszy produkt HPC w masowej produkcji 2 nm TSMC
Według podanych informacji EPYC Venice ma być pierwszym produktem HPC, który wszedł do produkcji wolumenowej z wykorzystaniem procesu 2 nm TSMC. Technologia ta przechodzi z tranzystorów FinFET na konstrukcję nanosheet typu GAA.
TSMC deklaruje dla procesu 2 nm wzrost wydajności o 10-15 proc. przy tym samym poborze mocy, redukcję zużycia energii o 25-30 proc. przy tej samej wydajności oraz do 15 proc. większą gęstość tranzystorów.
AMD podkreśla znaczenie CPU w obciążeniach AI
Źródło wskazuje, że rosnące znaczenie obciążeń Agentic AI oraz RL zwiększa zapotrzebowanie na wydajne procesory serwerowe. AMD zapowiada dla rodziny EPYC Venice ponad 70-procentową poprawę wydajności i efektywności oraz ponad 30-procentowy wzrost gęstości wątków.
W tym segmencie AMD rywalizuje m.in. z rozwiązaniami NVIDIA Vera, wykorzystywanymi w systemach Vera Rubin NVL72. AMD pozycjonuje układy EPYC Venice jako element infrastruktury Helios AI rack, przeznaczonej dla klientów oczekujących bardzo wysokiej wydajności obliczeniowej.