Chiny rozwijają tranzystory GAA dla litografii DUV. Ograniczenia MEOL mogą zawężać efekt do poziomu 5 nm

Chińska Akademia Nauk poinformowała o opracowaniu tranzystorów gate-all-around, które mają charakteryzować się bardzo wysokim stosunkiem prądu w stanie włączenia do prądu w stanie wyłączenia. Rozwiązanie ma być istotne dla chińskiego przemysłu półprzewodników, ponieważ kraj nadal pozostaje ograniczony w dostępie do najnowocześniejszych narzędzi litograficznych EUV i musi maksymalnie wykorzystywać starszą technologię DUV.

Nowa architektura tranzystorów GAA

Chińska Akademia Nauk, według informacji źródłowych, opracowała tranzystory typu gate-all-around, w których bramka otacza kanał przewodzący. Taka konstrukcja zapewnia lepszą kontrolę nad przepływem prądu niż starsze tranzystory FinFET, gdzie kanał ma formę pionowej struktury przypominającej płetwę.

Podano, że nowe tranzystory osiągają współczynnik on-off przekraczający 500 000. Oznacza to, że prąd płynący w stanie włączenia jest ponad pół miliona razy większy niż w stanie wyłączenia. Tak wysoka różnica wskazuje na ograniczenie upływności i precyzyjniejsze sterowanie pracą tranzystora.

DUV zamiast EUV

Istotnym elementem doniesień jest deklaracja, że tranzystory powstały z użyciem maszyn litograficznych DUV. Standardowo litografia DUV nie pozwala bezpośrednio odwzorowywać struktur wymaganych dla najbardziej zaawansowanych procesów, takich jak 3 nm. Dzięki technikom takim jak wielokrotne wzorcowanie oraz litografia immersyjna DUV możliwe jest jednak uzyskiwanie znacznie drobniejszych struktur, m.in. klasy 7 nm.

Według Chińskiej Akademii Nauk nowa architektura ma otwierać drogę do osiągów porównywanych z węzłem 3 nm, mimo wykorzystania starszych narzędzi produkcyjnych. Źródło podkreśla jednak, że jest to ścieżka teoretyczna, a praktyczne ograniczenia pojawiają się na kolejnych etapach projektowania i produkcji układów.

MEOL pozostaje kluczową barierą

Produkcja półprzewodników obejmuje kilka etapów. W części FEOL powstają same tranzystory. Z kolei MEOL odpowiada za połączenia kontaktowe między tranzystorami a resztą układu, natomiast BEOL obejmuje wyższe warstwy metalizacji służące do rozprowadzania sygnałów w chipie.

Według cytowanego w źródle komentatora branżowego, nawet jeśli tranzystory GAA pozwalają rozluźnić wymagania dotyczące odstępów między strukturami tranzystorowymi, to ograniczenia dotyczące kontaktów MEOL oraz najniższej warstwy metalu M0 nadal mogą hamować dalsze zagęszczanie układów. Dotyczy to zwłaszcza precyzyjnego trawienia rowków i otworów oraz ich wypełniania metalem.

Co może oznaczać to w praktyce

• Tranzystory GAA mogą poprawić kontrolę elektryczną i ograniczyć prądy upływu.
• Litografia DUV pozostaje podstawą chińskich możliwości produkcyjnych w warunkach ograniczonego dostępu do EUV.
• Ograniczenia MEOL i BEOL mogą sprawić, że praktyczna gęstość układów będzie bliższa klasie 5 nm niż 3 nm.
• Szacowana gęstość wskazana w źródle dla możliwych komórek logicznych wynosi około 137,8 mln tranzystorów na mm², co porównano z klasą 5 nm TSMC.

Szerszy kontekst chińskich prac nad chipami

Źródło wskazuje, że chińskie firmy, w tym Huawei i SMIC, równolegle pracują nad innymi sposobami poprawy parametrów układów. Wspomniano m.in. o podejściu LogicFolding, które polega na pionowym układaniu obwodów logicznych w celu zwiększenia gęstości obliczeniowej bez konieczności równie agresywnego zmniejszania pojedynczych struktur tranzystorowych.

Nowe tranzystory GAA opracowane przez Chińską Akademię Nauk mogą więc stanowić ważny element rozwoju krajowego ekosystemu półprzewodników. Z dostępnych informacji wynika jednak, że sama poprawa konstrukcji tranzystora nie rozwiązuje wszystkich problemów technologicznych, a największym wyzwaniem pozostaje integracja zaawansowanych połączeń w warstwach MEOL i BEOL.